下列準(zhǔn)則為使用 XJTAG 提高電路的可測(cè)性提供建議。這些準(zhǔn)則不應(yīng)該被視為硬性規(guī)則，在可測(cè)性方面的潛在優(yōu)勢(shì)應(yīng)與它們可能產(chǎn)生的其他影響一起綜合考慮（例如，功能、設(shè)備成本和電路板面積）。
本文檔的讀者應(yīng)該至少熟悉標(biāo)準(zhǔn) IEEE1149.1 和 1149.6。1149.x 一詞在本文檔中指的是 IEEE1149.x（JTAG）邊界掃描標(biāo)準(zhǔn)，JTAG 器件是指實(shí)現(xiàn) JTAG 邊界掃描，并完全符合這些標(biāo)準(zhǔn)的器件，而非 JTAG 器件是那些不能實(shí)現(xiàn) JTAG 邊界掃描的器件。
指定和使用 JTAG 器件
XJTAG 雖然能夠測(cè)試 JTAG 器件和非 JTAG 器件之間的連接，但為獲得更大的覆蓋范圍，應(yīng)盡可能使用 JTAG 器件。電路中的 JTAG 器件數(shù)量越多，可以充分測(cè)試的節(jié)點(diǎn)也就越多。
電容耦合的高速單端或差分信號(hào)，無法使用 1149.1 進(jìn)行測(cè)試，但可以用 1149.6 標(biāo)準(zhǔn)測(cè)試。為了使用該功能，要確保以這種方式進(jìn)行測(cè)試的網(wǎng)絡(luò)中，耦合電容每一側(cè)的引腳都具備 1149.6 功能。
檢查 JTAG 器件的 BSDL 文件
符合 1149.x 標(biāo)準(zhǔn)要求的器件，必須有一個(gè)邊界掃描描述語言（BSDL）文件。該文件描述了器件具體怎樣實(shí)現(xiàn) 1149.x 。請(qǐng)確保已獲取該文件（通常可直接從器件制造商的網(wǎng)站獲取），并且已通過充分驗(yàn)證（BSDL 語法檢查是 XJTAG 的一個(gè)組成部分）。
確保 1149.x 鏈的正確設(shè)計(jì)和布局
JTAG 設(shè)備可以有單個(gè)的連接器，以提供 TAP 信號(hào)的訪問；它們也可以被連接成一個(gè) “菊花鏈” 格式，即從一個(gè)器件的 TDO 信號(hào)連接到下一個(gè)器件的 TDI 信號(hào)。
所有設(shè)備的 TCK、TMS 和（可選）nTRST 信號(hào)必須以 “菊花鏈” 格式并聯(lián)連接。需要注意的是，nTRST 信號(hào)不能直接連接到地，因?yàn)檫@將完全禁用 JTAG，不僅針對(duì)單個(gè)器件，還會(huì)影響整個(gè)掃描鏈。
如果可能，TAP 信號(hào)要遠(yuǎn)離其他活躍信號(hào)，以降低噪聲并提高信號(hào)的完整性。串行 JTAG 接口通常運(yùn)行的時(shí)鐘頻率為 10MHz 到 30MHz，布局不佳可能會(huì)導(dǎo)致難以確定的錯(cuò)誤，甚至可能需要重新制板。
將 TAP 信號(hào)與電源或接地線分離，有助于診斷非正常運(yùn)行的 JTAG 鏈上的問題。因?yàn)橐粋€(gè) TAP 信號(hào)短路到一個(gè)恒定信號(hào)，比兩個(gè) TAP 引腳短接在一起更容易診斷。
為所有 TAP 信號(hào)使用正確的終止 TCK 應(yīng)與一個(gè) 68Ω 的電阻和一個(gè) 100pF 的電容串聯(lián)接地，盡可能接近信號(hào)進(jìn)入測(cè)試鏈中最后器件的位置。TDI 和 TMS 應(yīng)該通過 10kΩ 上拉電阻接電源。TDO 應(yīng)該通過一個(gè) 10kΩ 上拉電阻接電源，并在測(cè)試鏈最末器件附近串聯(lián)一個(gè) 22Ω 電阻。此外，建議為 nTRST 添加一個(gè) 10kΩ 下拉電阻，以避免浮動(dòng)輸入。 多個(gè) JTAG 鏈 在開發(fā)或編程過程中，可能有一些器件需要直接連接到其自己的接口用于調(diào)試。添加選項(xiàng)把這些接口鏈接成一條測(cè)試鏈，對(duì)制造測(cè)試有益，同時(shí)還能在生產(chǎn)過程中降低 BOM（物料清單）及處理成本。XJTAG XJLink2 的控制器最多可以連接四個(gè) JTAG 接口板。 接口設(shè)計(jì) 在指定 JTAG 接口上信號(hào)位置時(shí)，考慮可能的串?dāng)_ / 干擾問題很重要。將活躍信號(hào)與接地交錯(cuò)排列，可將這些影響降至最低。如果接口上可用的引腳數(shù)量使得這樣做不切實(shí)際，那么優(yōu)先在 TCK 旁邊安排接地。如果這也無法實(shí)現(xiàn)，那么可以使用一個(gè)在 JTAG 掃描中不太可能改變的信號(hào)，如復(fù)位（nTRST） 。 特別要注意避免在任何 TCK 信號(hào)附近放置 TDO。因?yàn)?TDO 轉(zhuǎn)換發(fā)生在 TCK 的下降沿，來自 TDO 的串?dāng)_可能在 TCK 上導(dǎo)致毛刺，進(jìn)而破壞數(shù)據(jù)。 在 JTAG 接口和被測(cè)板之間建立強(qiáng)大的接地連接也非常重要。如果 JTAG 接口上有任何備用引腳，添加額外的接地信號(hào)將是有益的。XJLink2 有固定接地引腳 10 和 20，連接這些引腳會(huì)提高信號(hào)的完整性。 理想情況下，每一個(gè)新設(shè)計(jì)都應(yīng)使用相同的接口類型和信號(hào)布局，以便電纜可以被重用。將 TAP 信號(hào)連接到其他接口的備用引腳，即便未安裝接口或無法訪問掃描鏈，也能實(shí)現(xiàn)訪問。 JTAG 模式選擇 在某些器件上，TAP 引腳可以被配置為 1149.x 邊界掃描以外的功能。因此，要確保設(shè)計(jì)不會(huì)阻止器件被用于 JTAG 測(cè)試。通常這些引腳的功能配置是通過在復(fù)位時(shí)采樣該器件的其他引腳來實(shí)現(xiàn)的。根據(jù)不同的設(shè)計(jì)要求，此配置可以通過以下幾種方法實(shí)現(xiàn)： · 如果邊界掃描是 TAP 引腳的唯一功能，配置引腳可以連接到所需的電平。 · 如果邊界掃描是這些引腳的主要功能，但可能還需要其他功能，則可以選擇合適的電阻，通過對(duì)電路板進(jìn)行小的改動(dòng)來配置引腳的高低電平變化。 · 如果需要能夠簡(jiǎn)單地切換功能，配置信號(hào)可以被引出到外接接口。使用上拉或下拉電阻來定義默認(rèn)狀態(tài)，然后可以由控制器（如 XJLink2）重寫該狀態(tài)。 各種德州儀器的處理器上的 EMU0 和 EMU1 引腳，就是這樣的配置引腳的常見例子。其他還包括 Freescale 處理器的 Mode 引腳和 AT91 系列處理器的 JTAGSEL 信號(hào)。這些引腳所需的值在器件數(shù)據(jù)表 / 參考手冊(cè)中定義，它們也可能顯示在器件 BSDL 文件的 COMPLIANCE_PATTERNS 部分。 考慮時(shí)鐘同步器件 許多同步器件可以通過邊界掃描測(cè)試，但這依賴于時(shí)鐘源。例如，SDRAM 只能在時(shí)鐘由 1149.x 兼容器件控制時(shí)進(jìn)行測(cè)試。如果一個(gè)自由運(yùn)行的時(shí)鐘直接連接到 SDRAM，那么將無法使邊界掃描測(cè)試向量與該時(shí)鐘實(shí)時(shí)同步。 如果有一個(gè)可配置的 JTAG 器件，如 CPLD 或 FPGA，那么將時(shí)鐘源通過該器件連接到 SDRAM 或時(shí)鐘緩沖器，可最大限度地提高測(cè)試覆蓋范圍。如圖所示: 同樣重要的是，要確保任何時(shí)鐘緩沖器沒有最小工作頻率。一些時(shí)鐘緩沖器具有一個(gè)特殊的控制輸入，以允許低頻信號(hào)，這樣的信號(hào)必須從 JTAG 啟用引腳進(jìn)行訪問。 其他設(shè)備，如以太網(wǎng) PHY 和交換機(jī)，需要特定頻率的時(shí)鐘輸入才能工作。在這些情況下，要確保系統(tǒng)時(shí)鐘不是由 1149.x 的使能引腳提供的。晶體或振蕩器應(yīng)該連接到不兼容器件，可以直接連接，也可以通過一個(gè)時(shí)鐘緩沖器連接。 當(dāng)無法使用邊界掃描與非兼容器件在該速度下互動(dòng)時(shí)，提供合適的時(shí)鐘往往能實(shí)現(xiàn)一定程度的測(cè)試，否則測(cè)試可能無法進(jìn)行。 考慮看門狗操作 應(yīng)提供鏈接或 1149.x 可控的邏輯，以確保在測(cè)試過程中可以禁用看門狗操作。在測(cè)試過程中，如果看門狗未收到定期輸入而產(chǎn)生復(fù)位事件，會(huì)導(dǎo)致意想不到的測(cè)試結(jié)果，甚至阻止測(cè)試完成。 測(cè)試未配置的 FPGA 和 CPLD 可編程器件如 FPGA 和 CPLD 具有較高比例的 I/O 信號(hào)，理論上有很高的測(cè)試覆蓋率。然而，當(dāng)這些設(shè)備被配置后，許多信號(hào)在不需要的應(yīng)用程序中 “關(guān)閉”，無法充分提供作為輸入或輸出的 I/O 功能。利用邊界掃描也無法重新啟用此功能，因此測(cè)試覆蓋率會(huì)降低。XJTAG 網(wǎng)站上有一篇應(yīng)用筆記，描述了測(cè)試含有這些類型設(shè)備的測(cè)試板的最佳策略。 確保 TAP 信號(hào)之間低偏移 保證 TAP 信號(hào)之間的低偏移對(duì)正確操作非常重要。特別是 TCK 和 TMS 線路長(zhǎng)度和緩沖延遲，應(yīng)盡可能保持相等。 提供訪問以幫助定位掃描鏈錯(cuò)誤 允許在一個(gè)器件的 TDO 信號(hào)和下一個(gè)器件的 TDI 信號(hào)之間進(jìn)行物理訪問，將易于識(shí)別造成掃描鏈非正常運(yùn)作的器件。這可以通過加入串聯(lián)終端電阻或一個(gè)測(cè)試點(diǎn)來實(shí)現(xiàn)。 TAP 信號(hào)緩沖和電壓等級(jí)分離 如果可能的話，對(duì)初級(jí) TAP 信號(hào)進(jìn)行緩沖，以減少噪音和阻抗不匹配，并提高扇出能力。一般來說，如果線路長(zhǎng)度相對(duì)較短，那么可以扇出 4 - 6 個(gè)器件；而較長(zhǎng)的線路應(yīng)該只扇出 1 或 2 個(gè)器件。要確保 TCK、TDI、TMS 和 nTRST 在板輸入緩沖，TDO 在板輸出緩沖，并且緩沖器必須是非反相的。 如果存在工作在不同電壓的邊界掃描器件，最好將這些器件分離，使其在相同的電壓電平下操作測(cè)試鏈。或者對(duì)設(shè)備進(jìn)行分組，把相同電壓的器件放在一起組成菊花鏈，例如 3.3V 的器件，然后通過電壓轉(zhuǎn)換器連接到下一個(gè)電壓的設(shè)備，例如將 3.3V 信號(hào)相應(yīng)調(diào)整至 1.8V 。 如果無法在電壓域之間緩沖 TAP 信號(hào)，則設(shè)計(jì)應(yīng)允許降低電壓的 JTAG 鏈，例如，從 3.3V 信號(hào)到 2.5V（例如使用電阻分壓器），因?yàn)檫@比升高電壓容易得多。需要注意的是，任何緩沖的信號(hào)都要按照前面所描述的進(jìn)行終端處理。TCK 輸入到緩沖區(qū)需要在靠近緩沖器處加終端，而任何緩沖器的輸出需要在靠近最后一個(gè)器件處加并行端接。任何緩沖的 TDO 信號(hào)應(yīng)該在靠近驅(qū)動(dòng)器處串聯(lián)終端。
